High Performance and  

  Productivity Computing  

  Products & Technology Consultation  

  by Scalable Systems Co., Ltd. 

  High Performance and  

  Productivity Computing  

  Products & Technology Consultation  

  by Scalable Systems Co., Ltd. 

  INNOVATE  

  FASTER  

  BETTER  

  AT LOWER COST  

  High Performance and  

  Productivity Computing  

  Products & Technology Consultation  

  by Scalable Systems Co., Ltd. 

  INNOVATE  

  FASTER  

  BETTER  

  AT LOWER COST  

  High Performance and  

  Productivity Computing  

  Products & Technology Consultation  

  by Scalable Systems Co., Ltd. 

  INNOVATE  

  FASTER  

  BETTER  

  AT LOWER COST  

▲ 先頭に戻る

HP2C 製品ソリューション
製品紹介と製品仕様をまとめたフリップブックです。
ダウンロード【9.0MB】
製品ニュースレター
新製品情報や製品の特徴などを製品ニュースとしてPDF形式で配布しています。
製品広告・チラシ
各製品の特長などを掲載した製品広告とチラシのご紹介です。
販売プログラム
製品のご導入に際してご利用いただけるプログラムと製品販売に関する情報をご提供しております。
CPU情報リンク
豊富な経験と知識を最大限に活用し最新のインテルプロセッサとチップセット、マザーボードを利用したシステム提案を行います。
搭載システム一覧
インテル Core i7 プロセッサとインテルXeonプロセッサを搭載したシステムについては、製品一覧をご覧ください。
性能ベンチマーク
インテル Core i7 プロセッサとインテルXeonプロセッサでの様々なベンチマーク結果をまとめた資料をご用意しています。
お見積依頼フォーム
製品やサービスのお見積もりなどお気軽にご相談ください。 お気軽にお問い合わせください。
サポート&サービス
製品保証とご提供サービスはお見積書に記載してご提案するか別途保守契約を締結します。
セットアップサービス
Linux または Windows のプリインストールもご要望に応じて対応します。
ソフトウェア開発環境
ソフトウェア開発製品の販売とソフトウエアに関するコンサルテーションやトレーニングなども提供します。
よくある質問と回答集
製品情報と製品ホームページ掲載情報に関して過去に寄せられた質問とその回答を、FAQとしてまとめました。
  


トップページ サーバ製品 > インテルプロセッサ > XeonプロセッサE5-2600 v4

▼ XeonプロセッサE5-2600 v4の特徴と製品仕様

Xeon E5-2600 v4は、 2014年に発表されたXeon E5-2600 v3(開発コードネーム:Haswell-EP)、 2013年に発表されたXeon E5-2600 v2(開発コードネーム:Ivy Bridge-EP)、 2012年に発表されたXeon E5-2600(開発コードネーム:Sandy Bridge-EP)の後継となるプロセッサです。

インテル Xeon E5-2600 v4は、データセンター向けサーバー市場の中核を占める2ソケット向けのCPUで、従来製品となるXeon E5-2600 v3と比較して、CPUコアが最大18から22へ、メモリがDDR4-2133からDDR4-2400へと進化しています。

各世代のプロセッサ仕様をまとめると以下のようになります。インテルのTick-Tock開発プランのため、Xeon E5-2600 v4は、Xeon E5-2600 v3とソケット互換であり、プラットフォームの互換性を持ちます。


インテル® Xeon プロセッサ・ファミリーの機能を比較
インテル Xeon プロセッサ E5-2600 v3 製品 インテル Xeon プロセッサ E5-2600 v4 製品
コア数 / スレッド数 最大18コア/36スレッド 最大22コア/44スレッド
対応メモリ DDR4 / 4 チャンネル DDR4 / 4 チャンネル
メモリ周波数(MHz) 最大 2133MHz 最大 2400MHz
インテル AVX AVX2 16 DP Flops/Clock/Core
インテルQPIリンク速度 最大 9.6 GT/s
消費電力 (熱設計電力 TDP) 最大 145W (サーバ)
最大 160W (ワークステーション)
電力制御 コアごとに異なる周波数(P-State) で動作
Xeon E5-2600 v4として、コアが4個から22個までの27種類の製品から構成されています。

Intel Xeon E5-2600 v4 製品仕様
Model Stock Frequency Max Turbo Boost Core Count Memory Speed L3 Cache QPI Speed TDP (Watts)
E5-2699 v4 2.2 GHz 最大Turbo Boost時の動作周波数をご参照ください。 22 2400 55 MB 9.6 GT/s 145W
E5-2698 v4 20 50 MB 135W
E5-2697 v4 2.3 GHz 18 45 MB 145W
E5-2695 v4 2.1 GHz 120W
E5-2687A v4 2.6 GHz 16 40 MB 145W
E5-2683 v4 2.1 GHz 120W
E5-2690 v4 2.6 GHz 14 35 MB 135W
E5-2680 v4 2.4 GHz 120W
E5-2660 v4 2.0 GHz 105W
E5-2650L v4 1.7 GHz 14 35 MB 65W
E5-2687W v4 3.0 GHz 12 30 MB 160W
E5-2650 v4 2.2 GHz 105W
E5-2640 v4 2.4 GHz 10 2133 25 MB 8/0 GT/s 90W
E5-2630L v4 1.8 GHz 55W
E5-2630 v4 2.2 GHz 10 20 MB 85W
E5-2667 v4 3.2 GHz 8 2400 25 MB 9.6 GT/s 135W
E5-2620 v4 2.1 GHz 2133 20 MB 8.0 GT/s 85W
E5-2609 v4 1.7 GHz 1866
E5-2643 v4 3.4 GHz 6 2400 9.6 GT/s 135W
E5-2603 v4 1.7 GHz 1866 15 MB 8.0 GT/s 85W
E5-2637 v4 3.5 GHz 4 2400 9.6 GT/s 135W
E5-2623 v4 2.6 GHz 2133 10 MB 8.0 GT/s 85W


Xeon E5-2600 v4では、コア数に応じて、3種類のプロセッサ・ダイ構成となります。10コア以下(LCC)では、リングバスが1本だけとなります。10コアを超える場合(MCC)には、片方のリングに10コア、もう1本のリングに残りのコアを接続し、2本のリングをバッファースイッチで接続する構成になります。 22コアは大型のプロセッサ・ダイ(HCC)となり12コアがリングバスで接続される構成となります。
LCC構成の場合には一つのメモリアドレスを共有するUMA(Unified Memory Address)方式で実装ますが、複数のリングで構成されるMCCやHCC構成では、NUMA(Non-Unified Memory Address)アーキテクチャとして動作します。 複数コアでのキャッシュコヒーレンシの実装に際して、LLC(Last Level Cache)のヒット率上げ、かつメモリレイテンシの低減、メモリ帯域の効率的な利用も実現しています。
HCC/MCCとLCCでは、ホームエージェントと呼ばれるメモリコントローラとリングバスを接続するコントローラの数が違います。HCC/MCCには2つあるのに対して、LCCは1つのみです。HCC/MCCでは1つのホームエージェントに2チャネルのメモリコントローラが接続され合計で4チャネルという構成となり、LCCでは1つのホームエージェントに4チャネルのメモリコントローラが接続されます。ホームエージェントにはキャッシュメモリが搭載されており、スヌープ(キャッシュコヒーレンシ実現のためのデータ更新)を効率的に実行することが可能です。2つのホームエージェントがあるHCC/MCCはこの点で処理効率上有利になります。

ダイとコア数が一致しない製品は、その3つのダイから一部を無効にして提供するとになります。単純に無効にするわけではなく、例えば14コアのダイを利用して8コアの製品として構成するなどを行っています。

最大 Turbo Boost 時の動作周波数

Xeon E5-2600 v3 (Haswell) では、Turbo Boost時のAVX実行定義が追加されました。これは、Turbo Boost時にAVXベース周波数を設定することで、AVX実行時はその周波数に一時的に下げ、熱処理に余裕がある場合には、通常のTurbo Boostと同じように周波数を上げていく機能です。この場合、プロセッサ全体のコアはAVXを利用していないコアもAVXを利用しているコアのベース周波数に合わせてクロック制御が行われていました。
Xeon E5-2600 v4 (Broadwell) では、コア単位での制御が可能となり、AVX実行中のコアとAVXを利用しないコアでそれぞれベースクロックを異なった状況で、Turbo Boost実行が可能となっています。
最大 Turbo Boost 時の動作周波数(100MHz 単位での増加分で表示 +1 = +100MHz アップ)



この表では、動作するプロセッサコア数での各モデルでの最大Turbo Boost 時の動作周波数を示しています。
AVXベースクロックは元のベースクロックよりも低めに設定されており、そこから熱設計の限界の範囲内で周波数が上がっていくことになります。到達可能なTurbo Boost クロックは、ワークロードのタイプ、アクティブなコア数、電流および消費電力、プロセッサ温度に依存します。

最大 Turbo Boost 時の動作周波数 (GHz)

サーバ・ワークステーション製品

  • ORION RSでは、この表の動作クロックで動作することが可能です。
  • ORION HFはシステムの設定によって、この表に示す最大 Turbo Boost クロック以上でコアの動作クロックを固定して利用することを可能とします。( オーバークロックについて)
  • KRONOS 940はシステムの設定によって、この表に示す最大 Turbo Boost クロック以上でシステムを利用することが可能です。



▼ 【参考資料】インテルプロセッサの各世代での仕様比較
 
【参考資料】インテルプロセッサの各世代での仕様比較
  Xeon E5-2600 Xeon E5-2600 v2 Xeon E5-2600 v3 Xeon E5-2600 v4
開発コードネーム Sandy Bridge-EP Ivy Bridge-EP Haswell-EP Broadwell-EP
リリース年 2012年 2013年 2014年 2016年
製造プロセスルール 32nm 22nm 14nm
CPUコア(最大) 8 12 18 22
ダイ構成(コア数) 8 12、10、6 18、12、8 22,14,10
HT対応
LLCキャッシュ(コアあたり) 2.5MB
LLCキャッシュ(最大) 20MB 30MB/20MB/15MB 45MB/30MB/20MB 55MB/35MB/25MB
コアマイクロアーキテクチャ Sandy Bridge世代 Ivy Bridge世代 Haswell世代 Broadwell世代
CPUソケット Socket R (LGA2011) Socket R3(LGA2011 v3)
最大ソケット 2
最大メモリ容量 768GB 1.5TB
メモリ DDR3-1600 DDR3-1866 DDR4-2133 DDR4-2400
メモリチャネル数 4
命令セット SSE4.2/AVX SSE4.2/AVX2
QPI 2x最大8GT/sec 2x最大9.6GT/sec
PCI Express PCI Express Gen3
PCI Expressレーン数 40
DMI DMI/Gen2 (4レーン)
チップセット C600 (Patsburg) C610 (Wellsburg)

参照URL: http://pc.watch.impress.co.jp/docs/news/20140909_665641.html
ホームページについて | 免責事項 | 個人情報 | お問い合わせ | FAQ | 検索 | サイトマップ | Facebook | English
Copyright© 2005-2017 Scalable Systems Co., Ltd. All rights reserved.